

TEW

XA-10057 PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the application of:

Toshihiro TANAKA et al.

Appln. No.: 10/805,365

Group Art Unit: 2818

Filed: March 22, 2004

For: NONVOLATILE MEMORY DEVICE AND SEMICONDUCTOR DEVICE

* * *

TRANSMITTAL OF CERTIFIED COPY OF PRIORITY DOCUMENTS

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Submitted herewith are certified copies of priority
Japanese Patent Application Nos. 2003-101124 filed April 4,
2003, and 2004-046699 filed February 23, 2004.

Respectfully submitted,

By:

Mitchell W. Shapiro

Reg. No. 31,568

MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

June 10, 2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月 4日

出願番号 Application Number:

特願2003-101124

[ST. 10/C]:

[J P 2 0 0 3 - 1 0 1 1 2 4]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

2004年 4月 9日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

H03002431

【提出日】

平成15年 4月 4日

【あて先】

特許庁長官殿

【国際特許分類】

G06C 16/12

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

山木 貴志

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

田中 利広

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

品川 裕

【特許出願人】

【識別番号】

503121103

【氏名又は名称】

株式会社ルネサステクノロジ

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置および半導体集積回路装置

【特許請求の範囲】

【請求項1】 電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、

前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタは、電流-電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御することを特徴とする不揮発性 半導体記憶装置。

【請求項2】 電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、および前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、

前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタは、電流一電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御することを特徴とする不揮発性 半導体記憶装置。

【請求項3】 請求項2記載の不揮発性半導体記憶装置において、

前記電流供給制御用トランジスタに流れる電流と、前記電流吸収制御用トランジスタに流れる電流との差が、前記不揮発性メモリセルの書き込み電流となることを特徴とする不揮発性半導体記憶装置。

【請求項4】 請求項2または3記載の不揮発性半導体記憶装置において、 電流トリミング情報が格納されたトリミング情報格納部と、前記トリミング情 報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路 とよりなるトリミング部を備え、

前記トリミング部は、1つの前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲートにそれぞれの加する電圧を生成することを特徴とする不揮発性半導体記憶装置。

【請求項5】 請求項1記載の不揮発性半導体記憶装置において、

電流トリミング情報が格納されたトリミング情報格納部と、

1

前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出 力するデコーダ回路とよりなるトリミング部を備え、

前記トリミング部は、前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタのいずれか一方のゲートに印加する電圧を生成することを特徴とする不揮発性半導体記憶装置。

【請求項6】 請求項1~5のいずれか1項に記載の不揮発性半導体記憶装置において、

前記トリミング情報格納部には、電源回路におけるトリミング情報が格納されていることを特徴とする不揮発性半導体記憶装置。

【請求項7】 請求項1~6のいずれか1項に記載の不揮発性半導体記憶装置において、

前記不揮発性メモリセルは、選択ゲートとメモリゲートとを有した2トランジ スタ構成からなることを特徴とする不揮発性半導体記憶装置。

【請求項8】 請求項7記載の不揮発性半導体記憶装置において、

前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタの ゲート長は、前記不揮発性メモリセルの選択ゲートのゲート長よりも大きいこと を特徴とする不揮発性半導体記憶装置。

【請求項9】 不揮発性記憶部と、中央処理装置とを有し、前記中央処理装置は所定の処理を実行し、前記不揮発性記憶部に動作指示を行うことが可能であり、前記不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有する半導体集積回路装置であって、

前記不揮発性記憶部は、電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、

前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタは、電流-電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、前記不揮発性メモリセルに流れる電流を制御することを特徴とする半導体集積回路装置。

3/

【請求項10】 不揮発性記憶部と、中央処理装置とを有し、前記中央処理 装置は所定の処理を実行し、前記不揮発性記憶部に動作指示を行うことが可能で あり、前記不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有す る半導体集積回路装置であって、

前記不揮発性記憶部は、

電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、および前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、

前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタは、電流一電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、前記不揮発性メモリセルに流れる電流を制御することを特徴とする半導体集積回路装置。

【請求項11】 請求項10記載の半導体集積回路装置において、

前記電流供給制御用トランジスタに流れる電流と、前記電流吸収制御用トランジスタに流れる電流との差が、前記不揮発性メモリセルの書き込み電流となることを特徴とする半導体集積回路装置。

【請求項12】 請求項10または11記載の半導体集積回路装置において

電流トリミング情報が格納されたトリミング情報格納部と、

前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、

前記トリミング部は、1つの前記電流トリミング情報に基づいて、前記電流供 給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲートにそれ ぞれ印加する電圧を生成することを特徴とする半導体集積回路装置。

【請求項13】 請求項9記載の半導体集積回路装置において、

電流トリミング情報が格納されたトリミング情報格納部と、

前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、

前記トリミング部は、前記電流トリミング情報に基づいて、前記電流供給制御

用トランジスタ、または前記電流吸収制御用トランジスタのいずれか一方のゲートに印加する電圧を生成することを特徴とする半導体集積回路装置。

【請求項14】 請求項9~13のいずれか1項に記載の半導体集積回路装置において、

前記トリミング情報格納部には、電源回路におけるトリミング情報が格納されていることを特徴とする半導体集積回路装置。

【請求項15】 請求項9~14のいずれか1項に記載の半導体集積回路装置において、

前記不揮発性メモリセルは、選択ゲートとメモリゲートとを有した2トランジ スタ構成からなることを特徴とする半導体集積回路装置。

【請求項16】 請求項15記載の半導体集積回路装置において、

前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタの ゲート長は、前記不揮発性メモリセルの選択ゲートのゲート長よりも大きいこと を特徴とする半導体集積回路装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、不揮発性メモリのデータ書き込み技術に関し、特に、MONOS(Metal Oxide Nitride Oxide Semiconductor)型メモリセルにおける書き込み特性のばらつきの低減に適用して有効な技術に関するものである。


[0002]

【従来の技術】

電気的に書き換えが可能な不揮発性メモリとして、たとえば、フローティング ゲート型メモリセルを用いたフラッシュメモリなどが広く知られている。しかし 、低電力化、およびデータ書き込みの高速性などの市場要求から、様々なMON OS型メモリセルの提案がなされている。

[0003]

たとえば、MONOS型メモリセルにおいて、データ書き込み電流を約10μ



[0004]

また、フローティングゲート型メモリセルではあるが、書き込み特性のばらつきを抑えたものがある(特許文献2参照)。

[0005]

この場合、AG-AND(Assist Gate AND)型メモリセルの 2つの拡散層にローカルビット線がそれぞれ接続されており、各々のローカルビット線とグローバルビット線、および共通ソース線との接続にスイッチを介している。

[0006]

そして、データ書き込みは、グローバルビット線からメモリゲート側のローカルビット線の寄生容量に4V程度を充電し、グローバルビット線とメモリゲート側のローカルビット線とをスイッチで切り離す。

[0007]

その後、アシストゲート側のローカルビット線と共通ソース線とを接続し、メモリゲート側のローカルビット線に蓄積された電荷をメモリセルに流すことで、SSI (Source Side channel hot electron Injection)を発生させ、1ビットのメモリセルに書き込みを行う。

[0008]

これにより、アシストゲートMOSトランジスタのしきい値電圧にばらつきがあっても、データ書き込みに使用する電荷は一定であるためにデータ書き込み特性のばらつきを抑えるものである。

[0009]

【特許文献1】

特開2001-148434号公報



【特許文献2】

特開2002-197876号公報

[0011]

【発明が解決しようとする課題】

ところが、上記のような不揮発性メモリによるデータ書き込み技術では、次のような問題点があることが本発明者により見い出された。

[0012]

MONOS型メモリセルのデータ書き込み電流を制御するためにワードゲート (以下、選択ゲートという)の電圧値を制御する場合、該電圧値は、選択ゲート MOSトランジスタのしきい値電圧に近い電圧値となる。

[0013]

このため、書き込み電流は、選択ゲートMOSトランジスタのしきい値電圧に依存する。選択ゲートMOSトランジスタは、メモリセルの一部であるために、そのゲート長しgはほぼ最小寸法であり、製造ばらつきに対するしきい値電圧の変動は大きい。このため、メモリマット内の各々のメモリセルの書き込み電流のばらつきが大きくなり、書き込み時のメモリゲートのしきい値変動量にばらつきが生じてしまうという問題がある。

[0014]

また、フローティングゲート型メモリセルで書き込み特性のばらつきを抑える場合、ローカルビット線はスイッチによりグローバルビット線と切り離すことが可能であり、ローカルソース線はスイッチにより共通ソース線から切り離すことが可能である。

[0015]

さらに、ローカルビット線、およびローカルソース線に接続されるメモリセル 数が比較的多いためにローカルビット線、およびローカルソース線の配線容量も 比較的大きく、1ビットのメモリセルに、ローカルビット線に蓄積された比較的 大きな電荷量を使用できる。また、その電荷量はほぼ一定であるので、書き込み 特性のばらつきを抑えることができる。



[0016]

しかし、小容量のメモリの場合、各々のメモリセルのメモリゲート側の拡散層 領域(ソース端子)に接続されるローカルソース線にスイッチを設けることはオ ーバヘッドの増大によるレイアウト面積の増大となるため、ローカルソース線に はスイッチを設けることなく共通ソース線へ直接接続されることになる。

[0017]

そのため、共通ソース線の寄生容量は多数のメモリセルに接続されるため、書き込みデータによって配線の寄生容量に蓄積された電荷が必ずしも均等にメモリセルに分配されず、書き込み特性のばらつきを抑えることができないことになる

[0018]

本発明の目的は、データ書き込み時における不揮発性メモリセルのしきい値電 圧変動量のばらつきを大幅に低減させることにより、データ書き込みの高速化、 および低消費電力化を実現することのできる不揮発性半導体記憶装置および半導 体集積回路装置を提供することにある。

[0019]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0020]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、以下のとおりである。

- (1)本発明の不揮発性半導体記憶装置は、電電源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、電流供給制御用トランジスタ、または電流吸収制御用トランジスタは、電流一電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御するものである。
 - (2) また、本発明の不揮発性半導体記憶装置は、電圧源と不揮発性メモリセル

8/

との間に直列接続された電流供給制御用トランジスタ、および不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、電流供給制御用トランジスタ、および電流吸収制御用トランジスタは、電流一電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御するものである。

[0021]

また、本願のその他の発明の概要を簡単に示す。

- (3) さらに、本発明は、不揮発性記憶部と、中央処理装置とを有し、該中央処理装置は所定の処理を実行し、不揮発性記憶部に動作指示を行うことが可能であり、該不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有する半導体集積回路装置であって、不揮発性記憶部は、電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、電流供給制御用トランジスタ、または電流吸収制御用トランジスタは、電流一電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御するものである。
- (4) また、本発明は、不揮発性記憶部と、中央処理装置とを有し、該中央処理 装置は所定の処理を実行し、不揮発性記憶部に動作指示を行うことが可能であり 、該不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有する半導 体集積回路装置であって、該不揮発性記憶部は、電圧源と不揮発性メモリセルと の間に直列接続された電流供給制御用トランジスタ、および不揮発性メモリセル と基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、電流 供給制御用トランジスタ、および電流吸収制御用トランジスタは、電流一電圧特 性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発 性メモリセルに流れる電流を制御するものである。

[0022]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0023]

9/



図1は、本発明の一実施の形態によるフラッシュメモリのブロック図、図2は、図1のフラッシュメモリに設けられた書き込み回路、電流トリミング回路、およびフラッシュメモリアレイの構成図、図3は、図2の書き込み回路に設けられた定電流源用トランジスタの電気的特性の説明図、図4は、図1のフラッシュメモリに設けられたメモリセルにおける書き込み/消去/読み出しの各動作の説明図、図5は、図1のフラッシュメモリにおける書き込み動作のタイミングチャート、図6は、図1のフラッシュメモリに設けられたフラッシュメモリアレイが階層構造となった構成例を示した説明図、図7は、図1のフラッシュメモリに設けられたフラッシュメモリアレイが階層構造となった他の構成例を示した説明図、図8は、図7のフラッシュメモリアレイに設けられたメモリセルにデータを書き込む際のタイミングチャート、図9は、本発明の一実施の形態によるフラッシュメモリ内蔵シングルチップのマイクロコンピュータのブロック図である。

[0024]

本実施の形態において、フラッシュメモリ(不揮発性半導体記憶装置) 1 は、図1に示すように、制御回路 2、入出力回路 3、アドレスバッファ 4、行デコーダ 5、列デコーダ 6、ベリファイセンスアンプ回路 7、高速リードセンスアンプ回路 8、書き込み回路 9、フラッシュメモリアレイ 1 0、および電源回路 1 1 などから構成されている。

[0025]

制御回路 2 は、接続先のマイクロコンピュータなどホストから入力される制御用信号を一時的に格納し、動作ロジックの制御を行う。入出力回路 3 には、フラッシュメモリアレイ 1 0 から読み出しまたはフラッシュメモリアレイ 1 0 へ書き込むデータ、プログラムデータなどの各種データが入出力される。アドレスバッファ 4 は、外部から入力されたアドレスを一時的に格納する。

[0026]

アドレスバッファ4には、行デコーダ5、ならびに列デコーダ6がそれぞれ接続されている。行アドレスデコーダ5は、アドレスバッファ4から出力されたカラム(行)アドレスに基づいてデコードを行い、列アドレスデコーダ6は、該アドレスバッファ4から出力されたロウ(列)アドレスに基づいてデコードを行う



[0027]

ベリファイセンスアンプ回路 7 は、消去/書き込みベリファイ用のセンスアンプであり、高速リードセンスアンプ回路 8 は、データリード時に用いられるリード用センスアンプである。書き込み回路 9 は、入出力回路 3 を介して入力された書き込みデータをラッチし、データ書き込みの制御を行う。

[0028]

フラッシュメモリアレイ10は、記憶の最小単位であるメモリセルが規則正しくアレイ状に並べられている。このフラッシュメモリアレイ10に設けられたメモリセルは、電気的にデータの消去または書き込みが可能であり、データの保存に電源が不要となっている。

[0029]

電源回路11は、データ書き込みや消去、ベリファイ時などに用いられる様々な電圧を生成する電圧発生回路、および任意の電圧値を生成して書き込み回路9に供給する電流トリミング回路(トリミング部)11aなどから構成される。

[0030]

また、書き込み回路9、電流トリミング回路11aの構成について、図2を用いて説明する。書き込み回路9は、ビット線BL0~BLn毎にそれぞれ接続されている。ここでは、ビット線BL0に接続された書き込み回路9の構成について説明するが、他のビット線BL1~BLnに接続されている書き込み回路9も同様の構成からなる。

[0031]

書き込み回路 9 は、定電流源用トランジスタ(電流吸収制御用トランジスタ) 12、ラッチスイッチ 13、否定論理積回路 14、および書き込みラッチ 15から構成されている。定電流源用トランジスタ 12、ならびにラッチスイッチ 13は、たとえば、NチャネルMOS(Metal Oxide Semiconductor)からなる。

[0032]

定電流源用トランジスタ12、およびラッチスイッチ13の一方の接続部には



、ビット線BL0がそれぞれ接続されている。このビット線BL0には、メモリセル(不揮発性メモリセル)MM00~MMn0がそれぞれ接続されている。

[0033]

メモリセルMM00~MM0nのコントロールゲート102(図4)とメモリゲート100(図4)とは、選択ゲート線CG0、およびメモリゲート線MG0によってそれぞれ共通接続されており、ソース103(図4)は、ソース線SL0によって共通接続されている。

[0034]

定電流源用トランジスタ12のゲートには、電流トリミング回路11aが接続されており、該定電流源用トランジスタ12の他方の接続部には、否定論理積回路14の出力部が接続されている。定電流源用トランジスタ12は、書き込み電流を一定にする定電流源である。

[0035]

ラッチスイッチ13のゲートにはラッチスイッチ信号が入力されるように接続されており、該ラッチスイッチ13の他方の接続部には、書き込みラッチ15の 入力部に接続されている。

[0036]

ラッチスイッチ13は、書き込みデータの入力時のみONとなり、それ以外ではOFFとなり、書き込みデータを保護する。書き込みラッチ15は、書き込みデータを蓄積する回路である。

[0037]

書き込みラッチ15の出力部には、否定論理積回路14の他方の入力部が接続 されており、該否定論理積回路14の一方の入力部には書き込みパルスが入力さ れるように接続されている。

[0038]

ここで、定電流源用トランジスタ12について説明する。

[0039]

図3 (a) は、定電流源用トランジスタ12のしきい値電圧のチャネル長依存性を示す図である。この図においては、縦軸が定電流源用トランジスタ12のし



きい値電圧、横軸がチャネル長を示している。

[0040]

定電流源用トランジスタ12のチャネル長は、メモリセルの選択ゲートのチャネル長に対して、たとえば、2倍以上長く、チャネル長の変動量に対してしきい 値電圧の変動量が小さくなっている。

[0041]

また、図3 (b) は、定電流源用トランジスタ12におけるしきい値電圧のチャネル幅依存性を示した図である。この図では、縦軸が定電流源用トランジスタ12のしきい値電圧、横軸がチャネル幅をそれぞれ示している。

[0042]

定電流源用トランジスタ12のチャネル幅は、メモリセルの選択ゲートのチャネル幅に対してたとえば2倍以上長く、チャネル幅の変動量に対してしきい値電圧の変動量が小さくなっている。

[0043]

さらに、図3 (c)はドレインーソース間電流のドレインーソース間電圧依存性を示した図である。この図では、縦軸がドレインーソース間電流、横軸がドレインーソース間電圧をそれぞれ示している。

[0044]

図示するように、定電流源用トランジスタ12の動作領域は、ドレイン-ソース間電圧の変動量に対してドレイン-ソース間電流の変動量が小さい領域となっている。

[0045]

また、電流トリミング回路11aは、トリミングレジスタ(トリミング情報格納部)16とデコーダ回路17とにより構成されている。トリミングレジスタ16に格納された電流トリミング情報はデコーダ回路17によって所定の電圧値に変換され、定電流源用トランジスタ12のゲートに印加される。トリミングレジスタ16は、電流トリミング情報だけでなく他のトリミング情報も格納している

[0046]



さらに、メモリセルMMの構成、およびデータの書き込み/消去/読み出しについて図4を用いて説明する。

[0047]

メモリセルMMは、図4に示すように、選択MOSトランジスタと電荷蓄積MOSトランジスタとの2トランジスタによって1つのセルが構成される。そして、メモリセルMMは、ソース103、ドレイン104からなる拡散層が形成されている。

[0048]

これらソース103-ドレイン104間の半導体基板105上にはゲート酸化膜を介して、電荷蓄積層101、およびメモリゲート100がスタックド構造によって形成されており、そのとなり側には選択ゲート102が形成された構成になっている。電荷蓄積層101には、ナイトライド膜、フローティングゲートなどがある。

[0049]

このメモリセルMMにデータを書き込む場合、図4(a)に示すように、たとえば、メモリゲート100に8V程度、ソース103に5V程度、半導体基板105に0V程度を印加し、選択ゲート102、およびドレイン104には、ドレイン104ーソース103間に、たとえば1 μ A程度の電流が流れるような電圧を印加する。このとき、ソースサイドインジェクションが発生し、電荷蓄積層101に電子を蓄積する。よって読み出し時のメモリセル電流が小さくなる。

[0050]

このメモリセルMMのデータを消去する場合には、図4(b)に示すように、たとえば、メモリゲート100に10V程度、選択ゲート102に1.5V程度、ソース103、ドレイン104および半導体基板105に0V程度をそれぞれ印加すると、電荷蓄積層101に蓄積された電子がメモリゲート100に放出され、読み出し時のメモリセルMMの電流が大きくなる。

[0051]

この図4 (b) においては、メモリゲート100に8V程度の電圧を印加しているが、該メモリゲート100に印加する電圧はこれに限定されるものではない



このメモリセルMMのデータを読み出す場合、図4 (c)に示すように、たとえば、選択ゲート102に1.5 V程度、ドレイン104に1.0 V程度、メモリゲート100、ソース103および半導体基板105に0 V程度をそれぞれ印加し、メモリセル電流の大小をセンスアンプで判定する。

[0053]

また、図4(c)においても、メモリゲート100に0V程度の電圧を印加しているが、該メモリゲート100に印加する電圧はこれに限定されるものではない。

[0054]

次に、本実施の形態におけるフラッシュメモリ1の作用について説明する。

[0055]

始めに、メモリセルMM00にデータを書き込む際の書き込み回路9の動作について説明する。

[0056]

まず、メモリゲート線MG0にたとえば、8V程度、ソース線SL0に5V程度、選択ゲート線CG0に1.5V程度を印加する。

[0057]

このとき、書き込み回路 9 においては書き込みパルス 0 、および書き込みラッチ 1 5 の出力が H i 信号であり、否定論理積回路 1 4 の出力が L o 信号になる。この時、定電流源用トランジスタ 1 2 に、たとえば 1 μ A 程度の一定電流が流れ、ビット線 B L 0 を 1 μ A 程度の一定電流で引き抜き、メモリセル M M O 0 に電流を流す。

[0058]

非書き込みのメモリセルMM01には、メモリゲートに8V程度、ソースに5 V程度、選択ゲートに1.5V程度が印加されてしまうが、該メモリセルMM0 1に接続された書き込み回路9においては、書き込みパルス1あるいは書き込み ラッチ15の出力がLo信号であり、否定論理積回路14の出力がHi信号にな



る。

[0059]

Hi信号の電圧を、たとえば1.5 V程度とすると、書き込み回路 9 は、ビット線 B L 1 に 1.5 V 程度を供給し、メモリセルM M 0 1 の選択M O S トランジスタが O N せず、書き込みは起こらない。

[0060]

また、非書き込みのメモリセルMMn0, MMn1においては、メモリゲート100、ソース103、選択ゲート102に電圧を印加しないので書き込みは起こらない。

[0061]

本発明では、メモリセルの選択ゲート電圧により書き込み電流を制御しているのではなく、ビット線に定電流源用トランジスタ12の定電流源を接続して書き込み電流を制御している。また、本発明に適用可能なメモリセルは、図4に示したメモリセルに限定されるものではなく、ビット線に対して並列接続型のメモリセルであれば何でもよい。

[0062]

さらに、図5のタイミングチャートを用いて、フラッシュメモリ1における書 き込み動作を説明する。

[0063]


ここで、図5においては、上方から下方にかけて、選択ゲート線CGO、メモリゲート線MGO、ソース線SLO、およびビット線BLO, BL1における信号タイミングをそれぞれ示している。

[0064]

たとえば、メモリセルMM00にデータを書き込む場合、まず、選択ゲート線 CG0に1. 5 V程度を印加する。そして、ソース線SL0に5 V程度、ビット線BL0, BL1に1. 5 V程度を印加し、その後、メモリゲート線MG0に8 V程度を印加する。

[0065]

ビット線BL0、BL1を、メモリゲート線MG0に8Vを印加する前に1.



[0066]

選択ゲート線CG0、ソース線SL0、メモリゲート線MG0の電圧値が書き込み条件を満たすと、書き込み回路9内で最適な書き込み時間だけ定電流源に接続され、ビット線BL0を定電流で引き抜き、メモリセルMM00に電流を流す

$[0\ 0\ 6\ 7]$

図2ではメモリセルMM01にデータを書き込んではいないが、仮にメモリセルMM01にデータを書き込む場合には、図5に示すように、メモリセルMM00を書き込んだ後、書き込み回路9内で最適な書き込み時間だけ定電流源に接続され、ビット線BL1を定電流で引き抜き、メモリセルMM01に電流を流す。すなわち、書き込みパルスはビット線BLの順に最適な時間だけ印加される。

[0068]

また、非書き込みのメモリセルMMn0、MMn1に接続された選択ゲート線 CGn、ソース線SLn、メモリゲート線MGnはこの期間0Vである。

[0069]

書き込み回路9の動作タイミングは図5に限定されるものではなく、たとえば、メモリセルMM00の書き込み回路9、およびメモリセルMM01の書き込み回路9をそれぞれ同時に動作させて、ビット線BL0,BL1を定電流で引き抜くようにしてもよい。

[0070]

図6は、フラッシュメモリ1に設けられたフラッシュメモリアレイ10が階層構造となった構成例を示す図である。ここでは、書き込み回路9、および電流トリミング回路11aの回路構成は図2と同じであるので説明を省略する。

[0071]

メモリセルMM(図4)は、アレイ状に規則正しく配置され、該メモリセルM Mの選択ゲート102、メモリゲート100、およびソース103は、選択ゲート線CG0~CGn、メモリゲート線MG0~MGn、ソース線SL0~SLn によってそれぞれ共通接続されている。

[0072]

また、メモリセルMMのドレイン104は、副ビット線LBLによって共通接続されており、階層MOSトランジスタZMを介して主ビット線MBLに接続されている。

[0073]

この主ビット線MBLには、書き込み回路9がそれぞれ接続されており、階層MOSトランジスタZMのゲートには、階層ゲート線Z0が接続されている。

[0.0.74]

そして、メモリセルMM00にデータを書き込む場合、メモリゲート線MG0に、たとえば、8V程度、ソース線SL0にたとえば5V程度、選択ゲート線CG0にたとえば、1.5V程度、階層ゲート線Z0に1.5V程度を印加する。書き込み回路9においては、書き込みパルス0、および書き込みラッチ15の出力がHi信号であり、否定論理積回路14の出力がLo信号になる。

[0075]

このとき、定電流源用トランジスタ 1 2 に、たとえば 1 μ A 程度の一定電流が流れ、主ビット線MBL 0 をたとえば 1 μ A 程度の一定電流で引き抜き、メモリセルMM 0 0 に電流を流す。

[0076]

非書き込みのメモリセルMM01には、メモリゲート100に8V程度、ソース103に5V程度、選択ゲート102に1.5V程度の電圧が印加されてしまうが、メモリセルMM01における書き込み回路9においては、書き込みパルス1あるいは書き込みラッチ15の出力が100信号であり、否定論理積回路140出力が101 信号になる。

[0077]

Hi信号の電圧を、たとえば1.5V程度とすると、書き込み回路9は主ビット線MBL1に1.5V程度を供給し、メモリセルMM01の選択MOSトランジスタがONせず、書き込みは起こらない。

[0078]

また、非書き込みのメモリセルMMn0、MMn1のメモリゲート100、ソース103、選択ゲート102には電圧を印加しないので、書き込みは起こらないことになる。

[0079]

さらに、図6に示した構成の場合におけるデータ書き込みのタイミングチャートは、図5で述べたタイミングチャートとほぼ同様であるが、階層ゲート線Zに1.5 Vを印加するタイミングに関しては、副ビット線LBLに1.5 Vを充電するために、ソース線SL0に5V、ビット線BL0, BL1に1.5 Vを印加するタイミングと同じである。

[0080]

次に、図7は、フラッシュメモリ1におけるフラッシュメモリアレイ10が階 層構造となった構成の他の例を示す図である。

[0081]

メモリセルMM(図4)は、アレイ状に規則正しく配置されており、該メモリセルMMの選択ゲート102、メモリゲート100、およびソース103は、選択ゲート線CG0~CGn、メモリゲート線MG0~MGn、ソース線SL0~SLnによってそれぞれ共通接続されている。

[0082]

また、メモリセルMMのドレイン104は、副ビット線LBLによって共通接続されており、階層MOSトランジスタZMO, ZM1を介して主ビット線MB Lに接続されている。

[0083]

副ビット線LBLは、チャージ用トランジスタ(電流供給制御用トランジスタ) CMを介して電圧源に接続されており、該チャージ用トランジスタCMのゲートには、カレントミラー回路18が接続されている。カレントミラー回路18は、デコーダ回路17のトリミング情報に基づいてある電流を生成し、チャージ用トランジスタCMを定電流源にする。

[0084]

カレントミラー回路18は、2つのトランジスタ18a,18bが電圧源と基

準電位との間に直列接続された構成からなる。トランジスタ18aは、PチャネルMOSであり、トランジスタ18bはNチャネルMOSからなる。

[0085]

ここで、定電流源用トランジスタ12はNチャネルMOSトランジスタである ために、電流トリミング情報はNMOSトランジスタ用である。しかし、チャー ジ用トランジスタCMはPチャネルMOSトランジスタであるために、このカレ ントミラー回路18により電流トリミング情報をPMOSトランジスタ用に変換 している。

[0086]

そして、トランジスタ18aのゲート、およびトランジスタ18a, 18bの接続部には、チャージ用トランジスタCMのゲートが接続されている。トランジスタ18bのゲートには、電流トリミング回路11aに設けられたデコーダ回路17が接続されている。

[0087]

主ビット線MBLには、階層MOSトランジスタZMO, ZM1を介して、副ビット線LBLが並列に2本接続されている。そして、ビット線MBLには、書き込み回路9が接続されている。ここでは、主ビット線MBLに対して副ビット線LBLが並列に2本接続された場合について記載したが、該副ビット線LBLは、複数本を並列接続する構成としてもよい。

[0088]

これら階層MOSトランジスタZMO, ZM1のゲートには、ゲート信号ZO、Z1が入力されるように接続されている。

[0089]

さらに、書き込み回路9は、図2に示す書き込み回路と同様の構成である定電 流源用トランジスタ12、ラッチスイッチ13、および書き込みラッチ15に、 トランジスタ19,20が新たに設けられた構成からなる。また、電流トリミン グ回路11aの回路構成は図2と同じであるので説明を省略する。

[0090]

トランジスタ19, 20は、NチャネルMOSからなる。トランジスタ19の

一方の接続部には、定電流源用トランジスタ12の他方の接続部が接続されている。

[0091]

トランジスタ19の他方の接続部には、トランジスタ20の一方の接続部が接続されており、該トランジスタ20の他方の接続部には基準電位 (VSS) が接続されている。

[0092]

トランジスタ19のゲートには、書き込みラッチ15の出力部が接続されており、該書き込みラッチ15に蓄積されたデータに基づいて、ON/OFF動作を行う。トランジスタ20のゲートには書き込みパルスが入力されるように接続されており、該書き込みパルスに基づいてON/OFF動作を行う。

[0093]

そして、メモリセルMM00にデータを書き込む場合、メモリゲート線MG0にたとえば、8V程度、ソース線SL0に5V程度、選択ゲート線CG0に1.5V程度、階層MOSゲート線Z0に1.5V程度を印加する。

[0094]

書き込み回路9においては、書き込みパルス0、および書き込みラッチ15の 出力がHi信号であり、トランジスタ19,20がONとなり、配線nlがLo 信号になる。

[0095]

このとき、定電流源用トランジスタ 1 2 に、たとえば 1 μ A程度の定電流が流れ、主ビット線MBL 0 を、たとえば 1 μ A程度の一定電流で引き抜き、メモリセルMM 0 0 に電流を流す。

[0096]

また、非書き込みのメモリセルMM01には、メモリゲート100に8 V程度、ソース103に5 V程度、選択ゲート102に1.5 V程度の電圧が印加されてしまう。

[0097]

主ビット線MBL0には定電流源が接続されているため、階層MOSトランジ

スタZM1をオフにしなければならない。このとき、副ビット線LBL1はオープンとなるため、メモリセルMM01に書き込みディスターブが発生する。

[0098]

これを防ぐために副ビット線LBL1を、たとえば1.5Vに充電するチャージ用トランジスタCM1を副ビット線LBL1に接続する。同様に他の副ビット線LBLにチャージ用トランジスタCMを接続する。チャージ用トランジスタCMは、たとえば、PチャネルMOSからなる。

[0099]

チャージ用トランジスタCMは副ビット線LBLを充電できればいいので、たとえば、 0.5μ A程度の電流能力でよく、また製造ばらつき、温度特性を考慮すると定電流源であることが望ましい。

[0100]

また、図2では、非書き込みを実現するために書き込み回路9からビット線B Lに1.5 V程度を印加していたが、図7の構成では、チャージ用トランジスタ CMが副ビット線LBLを1.5 V程度に充電するため、書き込み回路9内で1.5 V程度を出力する機能を有する必要はない。

$[0\ 1\ 0\ 1]$

[0102]

ただし、書き込み回路9内で1.5V程度を出力する機能を有していても問題はない。また、非書き込みのメモリセルMMn0,MMn1,MMn2,MMn3には、メモリゲート100、ソース103、選択ゲート102に電圧を印加しない。よって、書き込みは起こらない。

[0103]

また、図7の構成ではチャージ用トランジスタCMのゲートを共通接続している。そのため、書き込み時常に 0.5μ A程度の充電電流が流れる。そこで、書

き込み電流を 1μ A程度にするためには、書き込み回路 9 内で接続する定電流源(定電流源用トランジスタ 1 2)の引き抜き電流を書き込み電流とチャージ用トランジスタ電流の和である 1 . 5μ A程度にする必要がある。

[0104]

さらに、チャージ用トランジスタCMのゲートを共通接続する構成としたが、 該チャージ用トランジスタCMのゲートは、共通接続せずアドレスごとに選択可 能にしてもよい。

[0105]

さらに、図7においては、定電流源用トランジスタ12をNチャネルMOSトランジスタ、チャージ用トランジスタCMをPチャネルMOSトランジスタとしたが、それぞれ、それに限定されるものではない。

[0106]

また、電流トリミング回路11aを使用してチャージ用トランジスタCMを定電流源にしたが、別の方法で定電流源にしてもよい。さらに、トランジスタ19,20の代わりに否定論理積回路を設けるようにしてもよい。

[0107]

ここで、図7におけるメモリセルMM00にデータを書き込む際の動作を図8のタイミングチャートを用いて説明する。

[0108]

ここで、図8においては、上方から下方にかけて、選択ゲート線CGO、メモリゲート線MGO、ソース線SLO、階層MOSゲート線ZO、副ビット線LBLO, LBL1, LBL2, LBL3、および主ビット線MBL0, MBL1における信号タイミングをそれぞれ示している。

[0109]

まず、選択ゲート線CG0に1. 5 V程度を印加する。そして、ソース線SL0に5 V程度、階層MOSゲート線Z0に1. 5 V程度を印加し、チャージ用トランジスタCMをONさせて副ビット線LBL0,LBL1,LBL2,LBL3に1. 5 V程度をそれぞれ印加し、その後、メモリゲート線MG0に8 V程度を印加する。

[0110]

副ビット線LBL0, LBL1, LBL2, LBL3を、メモリゲート線MG 0に8V程度を印加する前に1.5V程度に印加する理由は書き込み条件が整わ ないうちに起こる書き込みディスターブを防ぐためである。

[0111]

選択ゲート線CGO、ソース線SLO、メモリゲート線MGOの電圧値が書き込み条件を満たすと、書き込み回路9内で最適な書き込み時間だけ定電流源に接続され、主ビット線MBLOを定電流で引き抜き、メモリセルMMOOに電流を流す。

[0112]

図7においては、メモリセルMM02にデータを書き込んではいないが、仮にメモリセルMM02にデータを書き込む場合、図8のようにメモリセルMM00を書き込んだ後、書き込み回路9内で最適な書き込み時間だけ定電流源に接続され、主ビット線MBL1を定電流で引き抜き、メモリセルMM02に電流を流す。すなわち、書き込みパルスは主ビット線MBLの順に最適な時間だけ印加される。

[0113]

また、非書き込みのメモリセルMMn0, MMn1, MMn2, MMn3に接続された選択ゲート線CGn、ソース線SLn、メモリゲート線MGnはこの期間0 Vである。

[0114]

書き込み回路9の動作タイミングは図8に限定されるものではなく、たとえば、メモリセルMM00の書き込み回路9、およびメモリセルMM02の書き込み回路9をそれぞれ同時に動作させて、主ビット線MBL0,MBL1を定電流で引き抜くようにしてもよい。

[0115]

図9は、本発明にかかる半導体集積回路装置の一例であるフラッシュメモリ内 蔵シングルチップのマイクロコンピュータ(半導体集積回路装置)MCのブロック図である。

[0116]

このマイクロコンピュータMCは、前記したフラッシュメモリ1(図1)と同じ構成からなるフラッシュメモリ(不揮発性記憶部)1 a をオンチップで備えたシステムLSIであり、その他にCPU(中央情報処理装置)21、CPG22、DMAC23、タイマ24、SCI25、ROM26、BSC27、RAM28、入出力ポートIOP1~IOP9などから構成されている。

[0117]

CPU (Central Processing Unit) 21は、ROM 26に格納されたプログラムなどに基づいてマイクロコンピュータMCのすべての制御を司る。

[0118]

ROM (Read Only Memory) 26は、CPU21が実行すべきプログラムや固定データなどを記憶する。RAM (Random Acces Memory) 28は、CPU21による演算結果を記憶したり、該CPU 21の作業領域を提供する。

[0119]

DMAC (Direct Memory Access Controler) 23は、ROM26、ならびにRAM28と外部接続された主メモリとの間のデータを所定のブロック単位で転送する制御を司る。

[0120]

SCI (Serial Communication Interface) 25は、外部装置との間でシリアル通信を行う。タイマ24は、設定された時間をカウントし、設定時間に達したらフラグをセットしたり、割り込み要求を発生する。

[0121]

CPG(Clock Pulse Generator)22は、ある周波数のクロック信号を生成し、動作クロックとしてシステムクロックを供給する。入出力ポートIOP1~IOP9は、マイクロコンピュータを外部接続する際の入出力端子である。

[0122]

また、マイクロコンピュータMCは、CPU21、フラッシュメモリ1a、ROM26、RAM28、DMAC23、および一部の入出力ポート $IOP1\sim IOP5$ がメインアドレスバスIAB、メインデータバスIDBによってそれぞれ相互に接続されている。

[0123]

さらに、タイマ24やSCI25などの周辺回路と入出力ポートIOP1~IOP9とは、周辺アドレスバスPAB、ならびに周辺データバスPDBとによって相互に接続されている。

[0124]

BSC27は、上記したメインアドレスバスIAB、およびメインデータバスIDBと周辺アドレスバスPAB、ならびに周辺データバスPDBとの間で信号の転送を制御するとともに、各々のバスの状態を制御する。

[0125]

それにより、本実施の形態によれば、定電流源用トランジスタ12により、データ書き込みを定電流により行うので、メモリセルMMのしきい値変動量のばらつきを大幅に低減することができるとともに、書き込み時の消費電流を削減することができる。

[0126]

また、消費電流を削減することにより、メモリセルMMへの同時書き込み数を 増加することができ、フラッシュメモリ1,1 a の書き込み動作の高速化を実現 することができる。

[0127]

さらに、本発明の実施の形態では、フラッシュメモリ1のフラッシュメモリアレイ10が、図2、図6、および図7にそれぞれ示した構成としたが、該フラッシュメモリアレイ10の構成は、これに限定されるものではない。

[0128]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱



しない範囲で種々変更可能であることはいうまでもない。

[0129]

たとえば、前記実施の形態では、定電流源用トランジスタに供給する電圧を電流トリミング回路によって生成する構成としたが、定電流源を生成する回路であれば別の回路構成であってもよい。

[0 1 3 0]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

[0131]

(1) データ書き込み時に不揮発性メモリセルに流れる電流値を制御することにより、該不揮発性メモリセルのしきい値変動量のばらつきを大幅に低減することができる。

[0132]

(2) また、上記(1) により、書き込み時の消費電流を低減することができるので、電源回路などを小型化することができるとともに、書き込み動作の高速化を実現することができる。

[0133]

(3) さらに、上記(1)、(2)により、不揮発性半導体記憶装置、ならびにそれを用いた半導体集積回路装置の小型化、および高性能化を実現することができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態によるフラッシュメモリのブロック図である。

【図2】

図1のフラッシュメモリに設けられた書き込み回路、電流トリミング回路、およびフラッシュメモリアレイの構成図である。

【図3】

図2の書き込み回路に設けられた定電流源用トランジスタの電気的特性の説明



図である。

【図4】

図1のフラッシュメモリに設けられたメモリセルにおける書き込み/消去/読み出しの各動作の説明図である。

【図5】

図1のフラッシュメモリにおける書き込み動作のタイミングチャートである。

【図6】

図1のフラッシュメモリに設けられたフラッシュメモリアレイが階層構造となった構成例を示した説明図である。

【図7】

図1のフラッシュメモリに設けられたフラッシュメモリアレイが階層構造となった他の構成例を示した説明図である。

【図8】

図7のフラッシュメモリアレイに設けられたメモリセルにデータを書き込む際 のタイミングチャートである。


【図9】

本発明の一実施の形態によるフラッシュメモリ内蔵シングルチップのマイクロコンピュータのブロック図である。

【符号の説明】

- 1 フラッシュメモリ(不揮発性半導体記憶装置)
- 1 a フラッシュメモリ (不揮発性記憶部)
- 2 制御回路
- 3 入出力回路
- 4 アドレスバッファ
- 5 行デコーダ
- 6 列デコーダ
- 7 ベリファイセンスアンプ回路
- 8 高速リードセンスアンプ回路
- 9 書き込み回路

- 10 フラッシュメモリアレイ
- 11 電源回路
- 11a 電流トリミング回路(トリミング部)
- 12 定電流源用トランジスタ (電流吸収制御用トランジスタ)
- 13 ラッチスイッチ
- 14 否定論理積回路
- 15 書き込みラッチ
- 16 トリミングレジスタ(トリミング情報格納部)
- 17 デコーダ回路
- 18 カレントミラー回路
- 18a, 18b トランジスタ
- 19,20 トランジスタ
- 21 СР U (中央情報処理装置)
- 2 2 C P G
- 23 DMAC
- 24 タイマ
- 2 5 SCI
- 2 6 R O M
- 27 BSC
- 28 RAM
- 100 メモリゲート
- 101 電荷蓄積層
- 102 選択ゲート
- 103 ソース
- 104 ドレイン
- 105 半導体基板
- MM メモリセル(不揮発性メモリセル)
- ΖM 階層MOSトランジスタ
- CM チャージ用トランジスタ (電流供給制御用トランジスタ)



IOP1~IOP9 入出力ポート

BL ビット線

CG 選択ゲート線

MG メモリゲート線

SL ソース線


LBL 副ビット線

MBL 主ビット線


【書類名】 図面

【図1】

図 1





【図2】




【図3】

図 3










【図4】

図 4









【図5】






【図6】





7/

【図7】



【図8】





IOP5

IOP6

MC: マイクロコンピュータ

IOP4



【書類名】 要約書

【要約】

【課題】 データ書き込み時の不揮発性メモリセルのしきい値電圧変動量のばら つきを低減させ、データ書き込みの高速化、および低消費電力化を実現する。

【解決手段】 メモリセルMM00にデータを書き込む際、メモリゲート線MG0に8V程度、ソース線SL0に5V程度、選択ゲート線CG0に1.5V程度を印加する。このとき、書き込み回路9は書き込みパルス0、および書き込みラッチ15の出力がHi信号であり、否定論理積回路14の出力がLo信号になり、定電流源用トランジスタ12に1 μ A程度の一定電流が流れ、ビット線BL0を1 μ A程度の一定電流で引き抜き、メモリセルMM00に電流を流す。

【選択図】 図2



特願2003-101124

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由] 住·所 新規登録

住·所 氏 名 東京都千代田区丸の内二丁目4番1号

. .

名 株式会社ルネサステクノロジ